内容简介:加个复位试试,这样写 module div8(clk,rst,clkout);input clk,rst;output clkout;reg [2:0]cnt always@(posedge clk, negedge rst)if(!rst) cnt<=3'd0;else cnt<=cnt+3'd1;assign clkout=cnt[2];endmodule ...
用户评论
havenhome