内容简介:下面是74LS49的VHDL描述,74LS49就是一个驱动共阴极数码管的译码器:\x0d\x0aLIBRARY IEEE;\x0d\x0aUSE IEEE.Std_logic_1164.ALL;\x0d\x0aENTITY ls49 IS\x0d\x0a PORT(bl_n:IN Std_logic;\x0 HighCLK是扫描时钟设一个较高的时钟就行,我一般是设定为2000 HZ,VIEW...
用户评论
havenhome