急!!!led显示屏的Verilog HDL代码 , Verilog 编写的LED 程序,求高手详细解释一下,我是新手

out=7'b1011011;4'd6:out=7'b1011111;4'd7:out=7'b1110000;4'd8:out=7'b1111111;4'd9:out=7'b1111011;default: out=7'bx;endcase end endmodule 4-7译码器，用于输入七段LED管的 差不多就这些

用verilog编写LED循环显示控制电路(数字电子技术) 分不是问题 一、设计任务及原理:LED循环显示控制电路就是对于一组LED(16个),通过不同的工作模式可按照一定的规律来点亮或者熄灭。所要求的循环显示控制电路共分4个节拍,四个节拍按

module LED (input clk_33,input reset_n,input switch,output led_red,output led_yellow,output led_bule );// 假设PWM的频率为1k：T = 1/1k = 1ms;// 这个频率可以根据你自己的需要设定然后修改num和t的值即可

5'b10000：从左到右每两个LED逐渐点亮 5'b01000：从右到左每两个LED逐渐点亮5'b00100：从左到右一个LED跳跃式点 5'b00010：从右到左一个LED跳跃式点亮 module led (input wireClock,input wireRESET_N,input wire

key)\x0d\x0a led_out=1'b0;\x0d\x0a else\x0d\x0a led_out=1'b1;\x0d\x0aassign led=led_out;\x0d\x0aendmodule

output[7:0] shu,led;reg[7:0] shu_out,led_Out;reg[25:0] led_out;reg[3:0] display0;reg wei_out;initial led_out=0;always @(posedge clk)begin led_out=led_out+1;if (led_out==12500000)begin led

急!!!led显示屏的Verilog HDL代码

// 假设PWM的频率为1k：T = 1/1k = 1ms;// 这个频率可以根据你自己的需要设定然后修改num和t的值即可，不过要注意将相关寄存器的位数做对应修改 // 将1ms再分为256个份，每一份：t = T/256 = 3.9us；// 以

理工实验,Verilog HDL写一个程序让白色LED渐亮渐灭,需要用到PWM,最后通过FPGA演示

这个程序我已经在Actel板上烧过了，没问题。如果还有什么问题应该是你的板不同或者工具不同，我是在libero_8.5上做的

求 彩灯变换控制器设计 Verilog语言 程序 知道您是高手 帮帮我 谢谢~

用verilog编写LED循环显示控制电路(数字电子技术) 分不是问题 一、设计任务及原理:LED循环显示控制电路就是对于一组LED(16个),通过不同的工作模式可按照一定的规律来点亮或者熄灭。所要求的循环显示控制电路共分4个节拍,四个节拍按

就是把led_bit字节的最低位截取下来，然后把第7位到第1位依次次移到第6位和第0位的位置，在加上刚才截取的最低位（第0位）移到最高位(第7位）。比如现在：let_bit=11011110,这里led_bit[0]=0,led_bit[7:1]=

连续点亮三次即可，至于点亮的次数，你可以直接用状态机控制，也可以再写一个计数器，计算一共点亮了几次就可以了。

// 8位亮度寄存器减一，即亮度降一个级别 led1<=~led1; // 同时，led1寄存器位的值翻转一次 end //PWM频率:clk从0计到17'h1FFFF为一个周期 always@(sys_clk)if(count[16:0] < {light,9'b0}) //

buffer<=buffer+1'b1;这是一个阻塞式语句 一般用于时序逻辑中 有一个时钟的延时 该句等效于C语言的 buffer++；

Verilog 编写的LED 程序,求高手详细解释一下,我是新手

input Reset,output reg LED );reg [24:0]cnt_led;///25M分频25bit；[27:0]cnt_led;always @( posedge Clk or negedge Reset )begin if ( !Reset )begin cnt_led <= 0;LED <= 0;end else

程序如下：源程序中，有一句缺少井号，是逻辑错误。按图改正即可。－－－ 上图程序，最后是“长灭”。如果想要“常亮”，就在 SJMP $ 前，插入一行：MOV　P2，#0 即可。

一般这种工作用什么语言写什么程序是小问题，关键要结合你的广告牌的接口参数进行选择。51单片机的接口功能很强，容易实现，基于verilog HDL或者VHDL语言的FPGA在描述上比较容易实现你所说的灯动的功能。批量生产的话建议用单片机

你的第一个程序，下面一个if并没有在敏感列表的clk下。其实相当于2个进程：process（clk）begin if(rising_edge(clk)) then count<=count+'1';end if;end process;process if(count(30)='1') then led<=num;co

用状态机。。把要显示的灯的编码，作为状态的输出。在做个计数器。如；4个状态。s0,s1,s2,s3每个状态对应LED灯的编码0001.0010.0100,1000.根据计数，让机器，不断重复这四个状态

加个复位试试，这样写 module div8(clk,rst,clkout);input clk,rst;output clkout;reg [2:0]cnt always@(posedge clk, negedge rst)if(!rst) cnt<=3'd0;else cnt<=cnt+3'd1;assign clkout=cnt[2];endmodule

begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时，//做输出处理 begin led<=~led; // led反转一次。buffer<=0;end else begin buffer<=buffer+1; // 计数器buffer按位

在fpga上怎么写一个20个led灯闪烁的程序

always@(posedge clk) begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时， //做输出处理 begin led<=~led; // led反转一次。 buffer<=0; end else begin buffer<=buffer+1; // 计数器buffer按位加1 end end 原先你的buffer赋值，优先级我认为是有问题的？
请问你，什么叫做if(STATUS==1'd3)，1位的数据你还能等于3呢？还有你的时钟那么快，你把什么信号赋给蜂鸣器了？如果是buffer，那么肯定响个不停
第一个程序：clk1输出占空比为50%，当count=000~011（0到3）的时候，clk1=count[2]=0;当count=100~111（4~7）的时候，clk1=count[2]=1;count从0~7循环，即完成8分频 第二个程序：clk2输出占空比为50%，当count=00000~01111（0~15）的时候，clk1=count[2]=0;当count=10000~11111（16~31）的时候，clk1=count[2]=1;count从0~31循环即完成32分频
这个一个很简单的用verilog实现的四个LED轮流闪的程序。 实现的原理是将输入的高频时钟clk做2500000分频，分成肉眼能识别的频率，然后驱动四个LED灯依次闪灯。 代码输入输出好几个管脚都么有使用，建议去掉。有其他问题随时提问，欢迎采纳。
去我的博客上，把P1口的输出程序与数码管显示（很多程序中都有）部分看懂，就可以自己写了。
我做了下 但是没有编译 中间LED输出的逻辑还有点没做完 明天继续做吧 module LIGHT_CTRL( clk , //sys clk 24mhz rst_n , //n_reset rst , //rst key spd_set , //speed set led_out , //LED output state_out //STATE output ); //Input PIN input clk ; //sys clk 24mhz input rst_n ; //n_reset input rst ; //rst key input [1:0] spd_set ; //speed set //00:very fast 500 ms //01: fast 1 s //10: slow 2 s //11:very slow 4 s //Output PIN output [7:0] led_out ; //LED output LED7~LED0 output [1:0] state_out ; //STATE output //00:S0 //01:S1 //10:S2 //11:S3 //Register And Wire //500ms pulse wire n_500ms_pls ; reg [31:0] r_cnt ; //spd latch reg [1:0] r_spd_set ; //sec cnt wire n_led_inc ; reg [1:0] r_sec_cnt ; //ctrl level wire n_rst_pls ; reg r_rst ; reg r_sys_on ; //led cnt reg [3:0] r_led_cnt ; //light ctrl state wire n_state_end ; reg [1:0] r_state ; //led output wire [7:0] n_led ; reg [7:0] led_out ; reg [1:0] state_out ; //***RTL*** //500ms pulse assign n_500ms_pls = (r_cnt == 32'h00B7_1AFF)? 1'b1 : 1'b0; //when cnt=11999999,500ms pulse always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_cnt <= 32'h0000_0000; end else begin if(r_sys_on == 1'b1) if(n_500ms_pls == 1'b1) r_cnt <= 32'h0000_0000; else r_cnt <= r_cnt + 1'b1; else r_cnt <= 32'h0000_0000; end end //spd latch always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_spd_set <= 2'b10; end else begin if(n_rst_pls == 1'b1) r_spd_set <= 2'b10; else if((n_led_inc == 1'b1) && (n_state_end == 1'b1)) r_spd_set <= spd_set; else r_spd_set <= r_spd_set; end end //sec cnt assign n_led_inc = (n_500ms_pls == 1'b0) ? 1'b0 : (r_sec_cnt == r_spd_set) ? 1'b1 : 1'b0; always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_sec_cnt <= 2'b00; end else begin if(r_sys_on == 1'b1) if(n_500ms_pls == 1'b1) if(r_sec_cnt == r_spd_set) r_sec_cnt <= 2'b00; else r_sec_cnt <= r_sec_cnt + 1'b1; else r_sec_cnt <= r_sec_cnt; else r_sec_cnt <= 2'b00; end end //ctrl level assign n_rst_pls = rst & ~r_rst; always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_rst <= 1'b0; end else begin r_rst <= rst; end end always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_sys_on <= 1'b0; end else begin if(n_rst_pls == 1'b1) r_sys_on <= ~r_sys_on; else r_sys_on <= r_sys_on; end end //led cnt always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_led_cnt <= 4'h0; end else begin if(r_sys_on == 1'b1) if(n_led_inc == 1'b1) if(n_state_end == 1'b1) r_led_cnt <= 4'h0; else r_led_cnt <= r_led_cnt + 1'b0; else r_led_cnt <= r_led_cnt; else r_led_cnt <= 4'h0; end end //light ctrl state assign n_state_end = ((r_state[1:0] == 2'b00) && (r_led_cnt == 4'b1000)) & ((r_state[1:0] == 2'b01) && (r_led_cnt == 4'b1000)) & ((r_state[1:0] == 2'b10) && (r_led_cnt == 4'b0100)) & ((r_state[1:0] == 2'b11) && (r_led_cnt == 4'b0100)) ; always @(posedge clk or negedge rst_n) begin if (~rst_n) begin r_state <= 2'b00; end else begin if(r_sys_on == 1'b1) if(n_led_inc == 1'b1) if(n_state_end == 1'b1) r_state <= r_state + 1'b1; else r_state <= r_state; else r_state <= r_state; else r_state <= 2'b00; end end //led output assign n_led[7] = ((r_state[1:0] == 2'b00) && (r_led_cnt[3] | r_led_cnt[2] | r_led_cnt[1] | r_led_cnt[0] )) || //OXXX_XXXX ((r_state[1:0] == 2'b01) && (r_led_cnt[3] )) || //O..._.... ((r_state[1:0] == 2'b10) && ( r_led_cnt[2] | r_led_cnt[1] | r_led_cnt[0] )) || //OXXX_XXXO ((r_state[1:0] == 2'b11) && ( r_led_cnt[2] )) || //O..._...O assign n_led[6] = ((r_state[1:0] == 2'b00) && (r_led_cnt[3] | r_led_cnt[2] | r_led_cnt[1] )) || //.OXX_XXXX ((r_state[1:0] == 2'b01) && (r_led_cnt[3] | (r_led_cnt[2] & r_led_cnt[1] & r_led_cnt[0]))) || //XO.._.... ((r_state[1:0] == 2'b10) && ( r_led_cnt[2] | r_led_cnt[1] )) || //.OXX_XXO. ((r_state[1:0] == 2'b11) && ( r_led_cnt[2] | (r_led_cnt[1] & r_led_cnt[0]))) || //XO.._..OX assign n_led[5] = ((r_state[1:0] == 2'b00) && (r_led_cnt[3] | r_led_cnt[2] | (r_led_cnt[1] & r_led_cnt[0]))) || //..OX_XXXX ((r_state[1:0] == 2'b01) && (r_led_cnt[3] | (r_led_cnt[2] & r_led_cnt[1] ))) || //XXO._.... ((r_state[1:0] == 2'b10) && ( r_led_cnt[2] | (r_led_cnt[1] & r_led_cnt[0]))) || //..OX_XO.. ((r_state[1:0] == 2'b11) && ( r_led_cnt[2] | r_led_cnt[1] )) || //XXO._.OXX assign n_led[4] = ((r_state[1:0] == 2'b00) && (r_led_cnt[3] | r_led_cnt[2] | (r_led_cnt[1] & r_led_cnt[0]))) || //..OX_XXXX ((r_state[1:0] == 2'b01) && (r_led_cnt[3] | (r_led_cnt[2] & r_led_cnt[1] ))) || //XXO._.... ((r_state[1:0] == 2'b10) && ( r_led_cnt[2] | (r_led_cnt[1] & r_led_cnt[0]))) || //..OX_XO.. ((r_state[1:0] == 2'b11) && ( r_led_cnt[2] | r_led_cnt[1] )) || //XXO._.OXX ........................ //light blink ctrl //0:Off;1:On; always @(posedge clk or negedge rst_n) begin if (~rst_n) begin led_out <= 8'b0000_0000; state_out <= 2'b00; end else begin led_out <= n_led; state_out <= r_state; end end endmodule
计算机语言从低级到高级可以分为： 机器语言，即由0、1组成的机器硬件可以识别的语言； 低级语言，即汇编语言 中级语言，如C语言 高级语言，如C++,JAVA,C#等。 汇编语言是将由0、1组成的机器语言用具有简单语义的英文代码表示，以便于理解和程序员编程。汇编语言通常用于对硬件的直接操控。由于汇编语言编写的程序很小，所以通常在程序中最核心的、控制硬件的代码可以采用汇编语言编写，一方面是安全，另一方面提高运行速度。 对于计算机的初学者，应该从中高级语言学起，如c语言，vb,java等，如果你是想要学习如何编程，学习一到两门高级语言已经够用了。 如果你已经掌握了基本的编程技能，最好是可以学习数据结构和操作系统以及计算机硬件的基本工作原理，以便优化你编写的程序，提高安全性和运行效率。 如果你想要从事更高级的开发工作，则可能需要学习汇编语言。 在高校中，计算机科技专业的学生汇编语言是必修课，而软件工程专业的学生则对汇编语言不做要求。 至于汇编与编程的区别是显而易见的，汇编语言是一种用于编写某些程序的语言。而编程则是程序员用某种语言编写程序的过程。 查看原帖>>

1 module sig2component(clk, rst_n, din, dout) input clk; input rst_n; input [7:0] din; output [7:0] dout; always @ (posedge clk or negedge rst_n) if (!rst_n) dout <= 0; else if (din[7]) begin dout[6:0] <= ~din[6:0] + 7'd1; dout[7] <= din[7]; end else dout <= din; endmodule 2 module compare(clk, rst_n, din, flag_out) input clk, rst_n; input [3:0] din; output flag_out; always @ (posedge clk or negedge rst_n) if (!rst_n) flag_out <= 0; else if (din > 4'd4) flag_out <= 1'b1; else flag_out <= 1'b0;
首先，先说明一点就是，initial语句是不可综合的，若是在quartus中仿真的话没有必要写他了，因为是没有任何用途的 其二，你说add的第一个上升沿会完全没有任何反应，而是在第二个上升沿数据开始执行，是因为这就是Quartus的仿真机制，触发器时钟上升沿到来后数据的输出也是有延迟的。当然，你若是使用了时序仿真，基本就是会出现这样的结果，但要是功能仿真，应该会马上输出结果，基本不会有延迟的 再一个看看是否复位操作和add上升沿重叠了，因为你这是个异步复位电路。但从你的描述来看应该不是这个原因。。。 还有就是看你选的是什么片子了，低端的芯片不要给时钟速率太高，否则也会出现你说的问题的。 以上我是针对altera系列的芯片和相应的软件说的，当然用ISE的话道理也是一样的