用FPGA的Verilog语言如何做LED点阵显示? , 在fpga上怎么写一个20个led灯闪烁的程序

input switch,output led_red,output led_yellow,output led_bule );// 假设PWM的频率为1k：T = 1/1k = 1ms;// 这个频率可以根据你自己的需要设定然后修改num和t的值即可，不过要注意将相关寄存器的位数做对应修改 /

if(i>9999999) //i为计数器，用来产生驱动方正led的时钟j（显示时间为10000000*clk）begin j<=~j;i<=0;end else i<=i+1;end always @(posedge clk)begin if(i1>9999) //i1为计数器，用来产生扫描时钟j1（

LED的驱动类型是电流驱动型的，而FPGA的管脚输出电流是可调的，可以在QUARTUS II中对管脚设置成电流驱动型的，电流的大小可以设置成1mA,2mA,3mA等等。所以说在理论上来说，是可行的。当然在你的LED点阵电流不是要求特别

input rst,clk;output [20:0]led;///基于verilog编写 reg[20:0]led;reg[25:0]i;always@(posedge clk or negedge rst)//50m的时钟，20ns的周期，要制造0.5s间隔 begin if(!rst)i<=25'd0;else if(i==25'd

5'b01000：从右到左每两个LED逐渐点亮5'b00100：从左到右一个LED跳跃式点 5'b00010：从右到左一个LED跳跃式点亮 module led (input wireClock,input wireRESET_N,input wireSWITCH1,input wireSWITCH2,input wireSWI

input clk,rst,en;output wei;output[7:0] shu,led;reg[7:0] shu_out,led_Out;reg[25:0] led_out;reg[3:0] display0;reg wei_out;initial led_out=0;always @(posedge clk)begin led_out=led_out+1;if

用状态机。。把要显示的灯的编码，作为状态的输出。在做个计数器。如；4个状态。s0,s1,s2,s3每个状态对应LED灯的编码0001.0010.0100,1000.根据计数，让机器，不断重复这四个状态

用FPGA的Verilog语言如何做LED点阵显示?

按照你上面的程序，这个警告是对的，你的L只是在上电延时一段时间直接是高电平不变了。如果你是这样设计的就不要管Warning (13410): Pin "L" is stuck at GND。

初步来看，这段代码是在检测到PinIn的下降（1->0）时，启动counter计数，计到50000次后，在PinIn无输入的情况下，PinOut assign为rPinOut输出一个周期的1。但这段代码明显是学生写的，不会是工程师，有些地方的写法不严

这是一个 RAM的程序。这里面用到了类似 数组 的概念。reg[7:0] Memory [63:0]; 这个定义表示 64 个 8bits 数。always @(posedge dataInterrupt)begin if(dataIn ==8'h30)begin // 这个if 表示 输入数据为

这个一个很简单的用verilog实现的四个LED轮流闪的程序。实现的原理是将输入的高频时钟clk做2500000分频，分成肉眼能识别的频率，然后驱动四个LED灯依次闪灯。代码输入输出好几个管脚都么有使用，建议去掉。有其他问题随时提问，

本人初学FPGA,这是FPGA的一个verilog程序 ,求大神解释一下!各种不懂,谢谢!

实训项目（一） 流水灯 1. 实验目的通过此实验让用户进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及Ver－ilog HDL的编程方法;学习简单时序电路的设计和硬件测试.2. 实验内容本实验的内容是建立可用与控制LED流水灯的

指示灯对应管教在管教配置时 已经设定了 但是还是被 unused pins 配置控制。这句话是不是说你的程序在管教配置的时候将liushui管教配置成其他的管脚，在烧录进去后控制这个管脚还是能引起LED灯的状态变化？那我怀疑是你的LED

begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时，//做输出处理 begin led<=~led; // led反转一次。buffer<=0;end else begin buffer<=buffer+1; // 计数器buffer按位

if(cnt>7)这个有什么用，cnt最大到7。仿真的话要赋初值，但写入器件的话就不需要了

加个复位试试，这样写 module div8(clk,rst,clkout);input clk,rst;output clkout;reg [2:0]cnt always@(posedge clk, negedge rst)if(!rst) cnt<=3'd0;else cnt<=cnt+3'd1;assign clkout=cnt[2];endmodule

FPGA(EP1C12Q240C8)分频实验,测试程序让一个led灯闪亮,下载后实现不了……

加个复位试试，这样写 module div8(clk,rst,clkout);input clk,rst;output clkout;reg [2:0]cnt always@(posedge clk, negedge rst)if(!rst) cnt<=3'd0;else cnt<=cnt+3'd1;assign clkout=cnt[2];endmodule

没有看实际PCB图，不知道外部怎么接LED的，说几点怀疑，1，FPGA版本一样，检查FPGA管脚和开发板是否一致；2. 开发板和你PCB的LED是否不一样，你的LED共阳极还是共阴极的，是否分别接有下拉或者上拉电阻。不过你的灯时亮时

板子还可以，你可以看一下电路图，8X8点阵、数码管与8个 LED灯是不是通过跳冒连接的，如果是的话可以通过 插拔跳冒线断开他们之间的连接，至于两外一个灯可以不用考虑。我的板子系统正常运行有几个灯是做显示用的，不用

begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时，//做输出处理 begin led<=~led; // led反转一次。buffer<=0;end else begin buffer<=buffer+1; // 计数器buffer按位

FPGA控制一个LED灯闪烁,在开发板中,程序是好使的。但是在我板子中,LED灯不闪。但单独写1亮0不亮

用状态机。。把要显示的灯的编码，作为状态的输出。在做个计数器。如；4个状态。s0,s1,s2,s3每个状态对应LED灯的编码0001.0010.0100,1000.根据计数，让机器，不断重复这四个状态

加个复位试试，这样写 module div8(clk,rst,clkout);input clk,rst;output clkout;reg [2:0]cnt always@(posedge clk, negedge rst)if(!rst) cnt<=3'd0;else cnt<=cnt+3'd1;assign clkout=cnt[2];endmodule

程序如下：源程序中，有一句缺少井号，是逻辑错误。按图改正即可。－－－ 上图程序，最后是“长灭”。如果想要“常亮”，就在 SJMP $ 前，插入一行：MOV　P2，#0 即可。

count<=count+'1';end if;if(count(30)='1') then led<=num;count<=(others=>'0');num<=num(6 downto 0) &num(7); --循环移位 end if;end process;你的第一个程序，下面一个if并没有在敏感列表的cl

else if (counter==delay)begin ledreg[4]<=1'b0;ledreg[5]<=ledreg[4];

begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时，//做输出处理 begin led<=~led; // led反转一次。buffer<=0;end else begin buffer<=buffer+1; // 计数器buffer按位

在fpga上怎么写一个20个led灯闪烁的程序

可以看出，消抖是为了避免在按键按下或是抬起时电平剧烈抖动带来的影响。一般来说，软件消抖的方法是不断检测按键值，直到按键值稳定。实现方法：假设未按键时输入1，按键后输入为0，抖动时不定。可以做以下检测：检测到按键

1、外部程序控制：有些FPGA的开发板上会有一个RESET按钮或者其他控制信号。这些控制信号被拉低，FPGA会重新启动，并重新开始初始化过程，导致fpgainit_bdone信号再次变低。2、电源波动：FPGA初始化过程对电源的要求非常高。如

正常情况，在不上电时，FPGA芯片的CONF_DONE是不会与地短接的。程序能烧说明JTAG没问题，程序没跑起来是因为烧写完成后，芯片也要检测CONF_DONE的信号，若检测到CONF_DONE为低(此时通常是外部的上拉出了问题或者就是比较槽

如果灯在闪烁了，表示基本入门了。如果此时能够下载到FPGA外挂的flash，FPGA程序能够从flash启动,表明FPGA的最简单设计你已经成功，可以到下一步。FPGA学习步骤4、设计稍微复杂的代码，下载到目标板看看结果。可以设计一个UART程

释放DONE信号。配置数据加载并校验完成之后，fpga的done信号拉高电阻，fpga释放DONE信号，由外部上拉电阻将done信号拉为高，done信号开始爬升，fpga对done信号的实际电平状态进行回采，待其电平为高后执行gts事件。

fpga done灯闪烁后稳定

always@(posedge clk) begin // 顺序语句，到end止 if(buffer==26'd50000000) //判别buffer中的数值为25000000时， //做输出处理 begin led<=~led; // led反转一次。 buffer<=0; end else begin buffer<=buffer+1; // 计数器buffer按位加1 end end 原先你的buffer赋值，优先级我认为是有问题的？
请问你，什么叫做if(STATUS==1'd3)，1位的数据你还能等于3呢？还有你的时钟那么快，你把什么信号赋给蜂鸣器了？如果是buffer，那么肯定响个不停
module ceshi2(clk,rst,led); //记得改变模块名，跟你的工程名相同 input rst,clk; output [20:0]led; //////////////////////基于verilog编写 reg[20:0]led; reg[25:0]i; always@(posedge clk or negedge rst)//50m的时钟，20ns的周期，要制造0.5s间隔 begin if(!rst) i<=25'd0; else if(i==25'd24999999) //0.5s间隔变换，记数25000000个周期 i<=25'd0; else i<=i+1'b1; end always@(posedge clk or negedge rst) //控制灯的闪烁 begin if(!rst) led<=20'b1111_1111_1111_1111_1111; else if(i==25'd24999999) led<=~led; else led<=led; end endmodule
板子还可以，你可以看一下电路图，8X8点阵、数码管与8个 LED灯是不是通过跳冒连接的，如果是的话可以通过 插拔跳冒线断开他们之间的连接，至于两外一个灯可以不用考虑。我的板子系统正常运行有几个灯是做显示用的，不用考虑
纠正上面的一点：你没考虑cnt为0的时候，其实它能实现8分频。 将cnt赋个初值试试
FPGA（EP1C12Q240C8)分频实验，测试程序让一个led灯闪亮... 果只是这块芯片的资料的话，我给你一个网站春花含笑意 爆竹增欢声喜气盈门

按照你上面的程序，这个警告是对的，你的L只是在上电延时一段时间直接是高电平不变了。如果你是这样设计的就不要管Warning (13410): Pin "L" is stuck at GND。
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY seg70 IS PORT ( clk : IN std_logic; --clk 50MHZ rst : IN std_logic; --REST dataout : OUT std_logic_vector(7 DOWNTO 0); --各段数据输出 en : OUT std_logic_vector(7 DOWNTO 0)); --COM使能输出 END seg70; ARCHITECTURE arch OF seg70 IS signal cnt_scan : std_logic_vector(15 downto 0 ); --计数器分频用 signal data4 : std_logic_vector(2 downto 0); signal dataout_xhdl1 : std_logic_vector(7 downto 0); signal en_xhdl : std_logic_vector(7 downto 0); begin dataout<=dataout_xhdl1; en<=en_xhdl; process(clk,rst) begin if(rst='0')then cnt_scan<="0000000000000000"; elsif(clk'event and clk='1')then cnt_scan<=cnt_scan+1; --计数器累加 end if; end process; process(cnt_scan(15 downto 13)) --计数器分频 begin case cnt_scan(15 downto 13) is --这里有8种状态，一个状态的时间间隔是一样的。 when"000"=> en_xhdl<="11111110"; --每一次轮流选择一排点阵灯 when"001"=> en_xhdl<="11111101"; when"010"=> en_xhdl<="11111011"; when"011"=> en_xhdl<="11110111"; when"100"=> en_xhdl<="11101111"; when"101"=> en_xhdl<="11011111"; when"110"=> en_xhdl<="10111111"; when"111"=> en_xhdl<="01111111"; when others=> en_xhdl<="11111110"; end case; end process; process(en_xhdl) begin case en_xhdl is --每一选择一排灯，同时还要给点阵的数据端口送数据 when "11111110"=> data4<="000"; when "11111101"=> data4<="001"; when "11111011"=> data4<="010"; when "11110111"=> data4<="011"; when "11101111"=> data4<="100"; when "11011111"=> data4<="101"; when "10111111"=> data4<="110"; when "01111111"=> data4<="111"; when others => data4<="111"; end case; end process; process(data4) begin case data4 is --给点阵的数据端口送数据 --点阵数据口对应的管脚为1时，那个点不会亮。 --当点阵数据口对应的管脚为0时，那个点会亮。 --下面是一个汉字“正”的点阵码，就是利用点阵的亮和不亮形成对比显示出来的。 WHEN "000" => dataout_xhdl1 <= "11111111"; --第一行 WHEN "001" => dataout_xhdl1 <= "00000000"; WHEN "010" => dataout_xhdl1 <= "11101011"; WHEN "011" => dataout_xhdl1 <= "10001011"; WHEN "100" => dataout_xhdl1 <= "11101011"; WHEN "101" => dataout_xhdl1 <= "11101111"; WHEN "110" => dataout_xhdl1 <= "10000001"; WHEN "111" => dataout_xhdl1 <= "11111111"; --第八行 WHEN OTHERS => dataout_xhdl1 <= "00000011"; END CASE; END PROCESS; end arch; 8*8 LED显示正字 你根据这个来改成0-F显示啊，程序看懂就行。再加个状态机，就可以顺序循环显示了
74不是FPGA，概念不同。