内容简介：end process;这样一个格式才和verilog中的 always @ (posedge clk or posedge rst) begin if (rst) begin end else begin //your logic end end 相同。 根据clk_1s 的时钟，对LED进行移位就好了。这里有个问题，当LED移位到为全“0”的时候，则需要将 LED 写成初始值，这样就可以一直...
用户评论
havenhome
热门文章